Arm、ケイデンス、Xilinx、次世代のCloud-to-Edge インフラ?#25915;去楗隸悌`に向けにTSMC 7nmプロセス上で開発された業界初のArm Neoverse System Development Platformを発表

 

■要旨:

 ?コンピューティング業界におけるリーダー企業が、7nm Arm Neoverse N1 SoC (シ?#25915;匹啷螗隸氓? およびCCIX インターコネク?#21435;ⅸ`キテクチャに対応する業界初の開発プラッ?#21435;榨┅`ムの提供に関して協業

 ?TSMC 7nm FinFET プロセス上で、ケイデンスのフルフローを使用して設計、検証された2.6-3GHz Neoverse N1を搭載するSoC、およびCCIXを介してXilinx FPGAへの接続をカバーするプラッ?#21435;榨┅`ム

 Arm、ケイデンス?デザイン?シ?#25915;匹啷?#31038;(本社:米国カリフォルニア州サンノゼ?#23567;?#20197;下、ケイデンス)、Xilinx,Inc.(NASDAQ: XLNX)は、3月12日(米国現地時間)、Arm(R) Neoverse(TM) N1プラッ?#21435;榨┅`ム上で開発される次世代のcloud-to-edge インフラ構築向けに開発され、TSMC 7nm FinFET プロセス上でシリコン実証済みの新しい開発プラッ?#21435;榨┅`ム Neoverse N1 SDP(System Design Platform)の提供について発表しました。Neoverse N1 SDPは、CCIX インターコネク?#21435;ⅸ`キテクチャを介し?#21697;?#23550;称コンピューティングの加速を可能にする業界初の7nm インフラ開発プラッ?#21435;榨┅`ムで、ハードウェアおよびソフ?#21435;ΕДⅳ?#38283;発者に対してハードウェアプロ?#21435;駿ぅ豫螗啊ⅴ漸榨去ΕД?#38283;発、シ?#25915;匹啷嘯轔簽`ション、パフォーマンスのプロファイリング?チューニングを行うための環境を提供します。

 Neoverse N1 SDPは、最新のシ?#25915;匹郔P、フルサイズのキャッシュメモリを包含し、最大3GHzの動作周波数、大容量メモリ帯域幅に対応するNeoverse N1ベースのSoCを含みます。SDPは、マシンラーニング、AI、データ分析など幅広いアプリケーションの開発、デバッグ、パフォーマンス最適化、ワークロード解析などに理想的な堅牢性を提供します。

 Neoverse N1 SDPは、Arm、ケイデンス、XilinxによりTSMC プロセス上で共同開発され、CadenceのCCIX, PCI Express(R) (PCIe(R)) Gen 4 and DDR4 PHY IPを含みます。Neoverse N1 SDPの開発においては、ケイデンスの?#26411;`ルフローが使用され、量産において業界をリードしているTSMC 7nm プロセス上で設計、検証されました。また、CCIX チップ間コヒーレン?#21435;ぅ螗咯`コネク?#21435;抓恁去償毪?#22522;づき、XilinxのAlveo U280 CCIX アクセラレータカードを介してXilinxのVirtex UltraScale+ FPGAへの接続を実現します。膨大な演算ワークロードに対応するために、CCIXは、アクセラレーターの使い勝手やデータセンターのパフォーマンスや効率を大幅に向上することが可能で、既存サーバーシ?#25915;匹啶丐?#21442;入に対する障壁を低減し、高速化シ?#25915;匹啶?#32207;所有コ?#25915;趣?#25913;善することも可能にします。

 ※以下は添付リリースを参照

 

 

リリース本文中の「関連資料」は、こちらのURLからご覧ください。

添付リリース

https://release.nikkei.co.jp/attach_file/0504902_01.pdf